Kondwi yo pa ale nan twou nan tablo a jan yo ta ka espere pou yon eleman tradisyonèl plon. Gen diferan estil nan pake pou diferan kalite eleman. An jeneral estil pakè yo ka ekipe nan twa kategori: konpozan pasif, tranzistò ak diodes, ak sikwi entegre ak kategori sa yo twa nan eleman SMT yo wè pi ba a.
SMD pasif:Gen afè yon varyete de pakè diferan yo itilize pou SMDs pasif. Sepandan majorite nan SMDs pasif yo se swa rezistans SMT oswa kondansateur SMT pou ki gwosè yo pake yo rezonab byen estanda. Lòt konpozan ki gen ladan anwoulman, kristal ak lòt moun gen tandans gen plis kondisyon endividyèl ak kon sa pakè pwòp yo.
Rezistans ak kondansateur gen yon varyete de gwosè pake. Sa yo gen deziyasyon ki gen ladan yo: 1812, 1206, 0805, 0603, 0402, ak 0201. Chif sa yo refere a dimansyon yo nan dè santèn de pous. Nan lòt mo 1206 la mezire 12 x 6 santyèm nan yon pous. Gwosè ki pi gwo tankou 1812 ak 1206 te kèk nan premye yo ki te itilize yo. Yo pa nan itilize toupatou kounye a kòm pi piti anpil eleman yo jeneralman obligatwa. Sepandan yo ka jwenn itilize nan aplikasyon pou kote pi gwo nivo pouvwa yo bezwen oswa kote lòt konsiderasyon mande pou gwosè a pi gwo.
Koneksyon yo ak tablo a sikwi enprime yo te fè nan zòn metalize nan chak fen nan pakè a.Transistors ak diodes:Tranzistò SMT ak dyod SMT yo souvan genyen nan yon ti pake plastik. Koneksyon yo fèt atravè plon ki soti nan pake a epi yo bese pou yo manyen tablo an. Twa mennen yo toujou itilize pou pakè sa yo. Nan fason sa a li fasil yo idantifye ki kote wonn aparèy la dwe ale.
Sikwi entegre Integrated:Gen yon varyete pakè ki itilize pou sikui entegre yo. Pake a itilize depann sou nivo a nan interconnectivity obligatwa. Anpil bato tankou bato yo lojik senp ka sèlman mande pou 14 oswa 16 broch, tandiske lòt tankou processeurs yo VLSI ak asosye bato ka mande pou jiska 200 oswa plis. Nan sans de varyasyon nan lajè nan kondisyon gen yon nimewo nan pakè diferan ki disponib.
Pou bato ki pi piti yo, yo ka itilize pakè tankou SOIC (Small Circuit Integrated Circuit). Sa yo se efektivman vèsyon an SMT nan abitye DIL (Doub Nan Liy) pakè yo itilize pou abitye a 74 seri lojik chips. Anplis de sa, gen pi piti vèsyon ki gen ladan TSOP (mens pakèt ti plan) ak SSOP (Retresi ti plan deskripsyon pake).
Bato yo VLSI mande pou yon apwòch diferan. Tipikman se yon pake li te ye tankou yon pake plat kwadwilatè itilize yo. Sa a gen yon anprint kare oswa rektangilè epi li gen broch ki pibliye sou tout kat kote yo. Pins ankò yo bese soti nan pake a nan sa ki rele yon fòmasyon moufl-zèl pou yo rankontre tablo a. Espas la broch yo depann de kantite broch ki nesesè yo. Pou kèk bato li ka fèmen tankou 20 milyèm nan yon pous. Se gwo swen ki nesesè lè anbalaj bato sa yo ak manyen yo kòm broch yo yo trè fasil bese.
Lòt pakè disponib tou. Youn li te ye kòm yon BGA (Ball Grid Array) yo itilize nan aplikasyon pou anpil moun. Olye pou yo gen koneksyon ki sou bò pake a, yo anba. Kous yo koneksyon gen voye boul nan soude ki fonn pandan pwosesis la soudaj, kidonk fè yon bon koneksyon ak tablo a ak mekanikman atache li. Kòm ka tout la nan koute a nan pake a dwe itilize, anplasman an nan koneksyon yo se pi laj ak li jwenn yo dwe pi plis serye.
Yon vèsyon ki pi piti nan BGA a, yo konnen kòm mikroBGA a tou yo te itilize pou kèk ICs. Kòm non an sijere li se yon vèsyon ki pi piti nan BGA la.
